- 曙海教育集團論壇 (http://www.xinguifushi.cn/bbs/index.asp)
-- ARM專區(qū) (http://www.xinguifushi.cn/bbs/list.asp?boardid=12)
---- 英特爾計劃推出15nm制程FB-RAM技術 (http://www.xinguifushi.cn/bbs/dispbbs.asp?boardid=12&id=1469)
-- 發(fā)布時間：2010-11-18 13:53:29
-- 英特爾計劃推出15nm制程FB-RAM技術
日前于夏威夷舉行的2008年VLSI技術大會上，英特爾(Intel)公司再度針對用于微處理器中的先進高速緩存設計提出其最新的浮體單元(FBC)內存研究報告。
由于英特爾公司聲稱這款據(jù)稱是全球最小的FBC絕緣硅(SOI)平面組件，未來將可能用于其15nm制程中，因而目前最令人感到好奇的問題就是，該公司是否終將認同并采用絕緣硅(SOI)技術。在相關的一篇文章中，英特爾還介紹了一種針對SRAM高速緩存單元所用的自適應電路技術。目前這兩種技術仍處于研發(fā)階段。
這種FBC也被稱為浮體RAM(FB-RAM)內存單元。在英特爾邁向此一領域的競賽中，正虎視眈眈尋找機會的還包括其競爭對手──AMD公司。兩年前，AMD從Innovative Silicon(ISI)公司取得了一項嵌入式FBC技術的授權。
由于目前采用電容器的技術正逐漸被淘汰，因而FBC在這幾年來一直被吹捧為傳統(tǒng)高速緩存的最佳替代技術。相較于目前所有微處理器上使用標準6顆晶體管(6T)的高速緩存相較，F(xiàn)BC更適合越來越高的內存密度要求。
“標準DRAM中具有一個電容器和一個晶體管。”ISI公司表示，“電容器用于儲存邏輯狀態(tài)1或0，晶體管則用于提供存取電容器的其它電路。為了讀取DRAM內存單元，晶體管先被導通，才能讓電容器上的電荷流到位在線，以形成一個可被檢測到的低電壓。”
ISI公司營銷副總裁Jeff Lewis警告，解決與DRAM中電容器有關的許多重要問題都迫切需要一種新架構。“目前的架構幾乎已無法再讓電容器縮小了。”Lewis在加州Anaheim所舉辦的設計自動化會議(DAC)中指出。
Lewis推測，“DRAM的微縮也可能只剩下一代或二代的發(fā)展空間”，因而可能刺激內存設計對于FBC的需求。不過，他也指出FBC技術還存在許多問題。“導入一種新的內存技術畢竟是一項艱巨的挑戰(zhàn)。”他認為。
一般而言，F(xiàn)B-RAM無需使用電容器，而內建于塊狀硅中的傳統(tǒng)DRAM位單元則需使用電容器。在bulk CMOS中，構成晶體管主體的電荷連至固定電壓。而在SOI中，無任何連接的晶體管主體則懸浮在硅晶的厚氧化層上方。為了使浮體具備電容器的性能，在浮體兩側都必須施加一個嚴密控制的電壓。
相較于高速緩存設計中所采用的傳統(tǒng)嵌入式內存，F(xiàn)BC技術可使其位容量增加3至4倍，英特爾公司技術與制造部門副總裁兼組件研究總監(jiān)Mike Mayberry表示。因此，該技術可加速運算速度，Mayberry在一次電話會議中指出。
英特爾公司早在2006年時就曾論及一種采用FBC技術的雙閘極晶體管架構。而在此次的VLSI大會上，這一家芯片業(yè)巨擘描繪了一種采用SOI的平面架構，看來似乎有點兒顛覆原先立場的意味。此外，相較于其兩大競爭對手──AMD與IBM公司采用SOI的處理器設計，英特爾完全排除了在主流產品中使用該技術的可能性。
“FBC是在在SOI上所建構的一種平面組件，但其薄膜厚度與傳統(tǒng)的SOI完全不同。”英特爾公司指出，“例如，埋氧層厚度僅10nm，而一般大部份的SOI建置則為100nm。這意味著針對底氧層(BOX)較厚的SOI設計不適用于較薄的BOX，反之亦然。這是在作出技術選擇之前亟需解決的許多整合問題之一。”
在一篇題為‘在薄硅與薄層BOX上建構采用高K+金屬閘極的微縮FBC內存適用于15nm及更先進制程’(A Scaled Floating-Body Cell Memory with High-k + Metal Gate on Thin Silicon and Thin BOX for 15-nm Node and Beyond)的論文中，英特爾公司詳細介紹了據(jù)稱是目前世界上采用FBC技術的最小平面組件，其功能組件尺寸可微縮至30nm的閘極長度。Mayberry并表示，英特爾公司所發(fā)表的組件要比其它現(xiàn)有公開文獻中所介紹的類似組件更微縮兩個世代。
在這篇論文中，英特爾公司表示，“采用60nm閘極的這款組件具有適當?shù)膬却姹４婺芰Α６遥谶@個規(guī)模大小下，1個位單位可能小于0.01平方微米，因而使其非常適合用于15nm制程節(jié)點上。同時，在實際組件和仿真結果之間也存在極佳的一致性，我們可預期該技術將連續(xù)微縮到10nm技術節(jié)點。”
在一篇相關論文中，英特爾公司采取了另一條開發(fā)路線。“該論文展示了全新的自適應電路調整技術，可讓內存單元更能忍受制程、電壓和溫度的變異，因而使得SRAM快取單元的最小工作電壓持續(xù)降低。”英特爾公司表示。
根據(jù)這家芯片業(yè)巨擘表示，“在某些工作條件下，針對45nm測試芯片的測量顯示，一個單元發(fā)生錯誤的次數(shù)減少了26倍。這些電路可以讓英特爾在未來的幾代制程中，持續(xù)提供更高的性能和強大的特色，而不至于產生故障。”
為了展現(xiàn)其不落人后的實力，AMD公司也曾兩年前取得ISI所開發(fā)的浮體SOI內存授權，據(jù)稱這是一種用于內存和微處理器的Z-RAM(零電容器)技術。據(jù)稱AMD公司現(xiàn)正積極尋求可用于更大型板級L3高速緩存的相關新技術。
韓國的海力士半導體(Hynix)公司也同樣取得了Z-RAM技術的授權。然而，AMD和海力士半導體至今仍尚未推出采用該技術的產品。
