久久中文视频-久久中文网-久久中文亚洲国产-久久中文字幕久久久久-亚洲狠狠成人综合网-亚洲狠狠婷婷综合久久久久


曙海教育集團(tuán)論壇FPGA專區(qū)FPGA初中級(jí) → PCB版圖設(shè)計(jì)——基于高速FPGA的PCB設(shè)計(jì)技術(shù)


  共有8985人關(guān)注過本帖樹形打印

主題:PCB版圖設(shè)計(jì)——基于高速FPGA的PCB設(shè)計(jì)技術(shù)

美女呀,離線,留言給我吧!
wangxinxin
  1樓 個(gè)性首頁 | 博客 | 信息 | 搜索 | 郵箱 | 主頁 | UC


加好友 發(fā)短信
等級(jí):青蜂俠 帖子:1393 積分:14038 威望:0 精華:0 注冊(cè):2010-11-12 11:08:23
PCB版圖設(shè)計(jì)——基于高速FPGA的PCB設(shè)計(jì)技術(shù)  發(fā)帖心情 Post By:2010-11-19 11:32:19

電源總線上大量的電流瞬變?cè)黾恿薋PGA設(shè)計(jì)的復(fù)雜性。這種電流瞬變通常與SSO/SSN有關(guān)。插入電感非常小的電容器將提供局部高頻能量,可用來消除電源總線上的開關(guān)電流噪聲。這種防止高頻電流進(jìn)入器件電源的去耦電容必須非常靠近FPGA(小于1cm)。有時(shí)會(huì)將許多小電容并聯(lián)到一起作為器件的局部能量存儲(chǔ),并快速響應(yīng)電流的變化需求。

  總的來說,去耦電容的布線應(yīng)該絕對(duì)的短,包括過孔中的垂直距離。即便是增加一點(diǎn)點(diǎn)也會(huì)增加導(dǎo)線的電感,從而降低去耦的效果。

圖片點(diǎn)擊可在新窗口打開查看

  圖3-典型的PCB疊層和設(shè)計(jì)要素(注意BGA焊盤要偏離于過孔)。

  其他技術(shù)

  隨著信號(hào)速度的提高,要在電路板上輕松地傳輸數(shù)據(jù)變得日益困難。可以利用其他一些技術(shù)來進(jìn)一步提升PCB的性能。

  首先也是最明顯的方法就是簡(jiǎn)單的器件布局。為最關(guān)鍵的連接設(shè)計(jì)最短和最直接的路徑已經(jīng)是常識(shí)了,但不要低估了這一點(diǎn)。既然最簡(jiǎn)單的策略可以得到最好的效果,何必還要費(fèi)力去調(diào)整板上的信號(hào)呢?

  幾乎同樣簡(jiǎn)要的方法是要考慮信號(hào)線的寬度。當(dāng)數(shù)據(jù)率高達(dá)622MHz甚至更高時(shí),信號(hào)傳導(dǎo)的趨膚效應(yīng)變得越發(fā)突出。當(dāng)距離較長時(shí),PCB上很細(xì)的走線(比如4個(gè)或5個(gè)mil)將對(duì)信號(hào)形成很大的衰減,就像一個(gè)沒有設(shè)計(jì)好的具有衰減的低通濾波器一樣,其衰減隨頻率增加而增加。背板越長,頻率越高,信號(hào)線的寬度應(yīng)越寬。對(duì)于長度大于20英寸的背板走線,線寬應(yīng)該達(dá)到10或12mil。

  通常, 板子上最關(guān)鍵的信號(hào)是時(shí)鐘信號(hào)。當(dāng)時(shí)鐘線設(shè)計(jì)得太長或不好的話,就會(huì)為下游放大抖動(dòng)和偏移,尤其是速度增加的時(shí)候。應(yīng)該避免使用多個(gè)層來傳輸時(shí)鐘,并且不要在時(shí)鐘線上有過孔,因?yàn)檫^孔將增加阻抗變化和反射。如果必須用內(nèi)層來布設(shè)時(shí)鐘,那么上下層應(yīng)該使用地平面來減小延遲。當(dāng)設(shè)計(jì)采用FPGA PLL時(shí),電源平面上的噪聲會(huì)增加PLL抖動(dòng)。如果這一點(diǎn)很關(guān)鍵,可以為PLL創(chuàng)建一個(gè)“電源島”,這種島可以利用金屬平面中的較厚蝕刻來實(shí)現(xiàn)PLL模擬電源和數(shù)字電源的隔離。

 

差分走線設(shè)計(jì)建立在阻抗受控的PCB原理上。其模型有點(diǎn)像同軸電纜。在阻抗受控的PCB上,金屬平面層可以當(dāng)作屏蔽層,絕緣體是FR4層壓板,而導(dǎo)體則是信號(hào)走線對(duì)(見圖1)。FR4的平均介電常數(shù)在4.2到4.5之間。由于不知道制造誤差,有可能導(dǎo)致對(duì)銅線的過度蝕刻,最終造成阻抗誤差。計(jì)算PCB走線阻抗的最精確方法是利用場(chǎng)解析程序(通常是二維,有時(shí)候用三維),它需要利用有限元對(duì)整個(gè)PCB批量直接解麥克斯韋方程。該軟件可以根據(jù)走線間距、線寬、線厚以及絕緣層的高度來分析EMI效應(yīng)。

圖片點(diǎn)擊可在新窗口打開查看

  圖1:同軸電纜和PCB的比較。

  100Ω特征阻抗已經(jīng)成為差分連接線的行業(yè)標(biāo)準(zhǔn)值。100Ω的差分線可以用兩根等長的50Ω單端線制作。由于兩根走線彼此靠近,線間的場(chǎng)耦合將減小線的差模阻抗。為了保持100Ω的阻抗,走線的寬度必須減小一點(diǎn)。結(jié)果,100Ω差分線對(duì)中每根線的共模阻抗將比50歐略為高一點(diǎn)。

  理論上走線的尺寸和所用的材料決定了阻抗,但過孔、連接器乃至器件焊盤都將在信號(hào)路徑中引入阻抗不連續(xù)性。不用這些東西通常是不可能的。有時(shí)候,為了更合理的布局和布線,就需要增加PCB的層數(shù),或者增加像埋孔這類功能。埋孔只連接PCB的部分層,但是在解決傳輸線問題的同時(shí),也增加了板子的制作成本。但有時(shí)候根本沒有選擇。隨著信號(hào)速度越來越快,空間越來越小,像對(duì)埋孔這類的額外需求開始增加,這些都應(yīng)成為PCB解決方案的成本要素。

圖片點(diǎn)擊可在新窗口打開查看


支持(0中立(0反對(duì)(0單帖管理 | 引用 | 回復(fù) 回到頂部

返回版面帖子列表

PCB版圖設(shè)計(jì)——基于高速FPGA的PCB設(shè)計(jì)技術(shù)








簽名
主站蜘蛛池模板: 欧美一级视频在线观看欧美 | 成年女人永久免费观看片 | 韩国一级片在线观看 | 香蕉久久高清国产精品免费 | www看片| 日韩制服诱惑 | 青青影院一区二区免费视频 | 国产日韩精品一区二区三区 | 99视频国产在线 | 亚洲欧美日韩精品久久亚洲区 | 亚洲手机在线观看 | 国产伦精品一区二区三区四区 | 和老外3p爽粗大免费视频 | 国产v综合v亚洲欧美大另类 | 久久99视频 | 亚洲成人欧美 | 老师张开腿让我爽了一夜视频 | 亚洲国产精品自在现线让你爽 | 久久综合久久88 | 在线观看亚洲成人 | 一级片在线观看视频 | 欧美大胆一级视频 | 亚洲高清综合 | 免费久久久久 | 日本一区二区高清免费不卡 | 亚洲伊人色一综合网 | 亚洲国产精品久久久久 | 成人免费午夜性视频 | 欧美精品亚洲精品日韩一区 | 最新理论三级中文在线观看 | 国产精品亚洲国产三区 | 在线国产日韩 | 亚洲免费美女视频 | 波多野结衣一级视频 | cao草棚视频网址成人 | 高清欧美一级在线观看 | 亚洲在线播放视频 | 精品国产一区二区在线观看 | 欧美成人免费午夜全 | 日韩精品亚洲人成在线观看 | 亚洲m男在线中文字幕 |