今天SoC的發(fā)展至少遇到了以下四大難以逾越的挑戰(zhàn)：第一，IP的種類和復雜度越來越大以及通用接口的缺乏均使得IP的集成變得越來越困難；第二，當今的高集成度SoC設計要求采用更先進的90nm以下工藝技術，而它將使得功率收斂和時序收斂的問題變得更加突出，這將不可避免地導致更長的設計驗證時間；第三，很難在SoC上實現模擬、混合信號和數字電路的集成；第四，先進SoC開發(fā)的NRE成本動輒數千萬美元，而且開發(fā)周期很長。

為了應對以上挑戰(zhàn)，業(yè)界引入了SiP的概念，即把多個不同的元件集成在一個基底(substrate)上，而不是一個裸片(die)上。SiP不僅開發(fā)周期短，而且NRE成本低，SiP現被廣泛應用于無線、網絡和消費電子應用，諸如手機、藍牙模塊、WLAN模塊和網絡包交換。Semico市場研究公司的報告也顯示，到2007年SiP合同制造商的收入將達到747.9百萬美元。SiP很可能會變成一個主流的技術趨勢。為了滿足這一日益增長的設計需求，Cadence設計系統(tǒng)有限公司最近推出了業(yè)界第一套完整的能夠推動SiP IC設計主流化的EDA產品，它們提供了將許多IC設計和封裝技術整合在一起的能力，從而使得更多的IC設計工程師可以開發(fā)出成本、尺寸和性能都更為優(yōu)化的高集成度產品。

Cadence解決方案通過提供一套全自動的、整合的、可靠的和可重復的設計流程，解決了目前SiP設計中依賴專家工程技能的方法所固有的局限性，從而可滿足市場對無線和消費電子產品不斷增長的需求。這些新產品包括了RF SiP Methodology Kit，它由兩款新的RF SiP產品(SiP RF Architect和SiP RF Layout)和三款新的數字SiP產品(SiP Digital Architect、SiP Digital SI和SiP Digital Layout)構成。RF SiP Methodology Kit提供了一個基于仿真的IC/封裝協(xié)同流程，它解決了一些關鍵的SiP設計挑戰(zhàn)，如缺少整合的工具和方法來實現系統(tǒng)、IC、封裝和電路板設計的整合，以及無法仿真、驗證和分析完整的SiP設計。

Cadence最近推出的SiP設計套件提供了將許多IC設計和封裝技術整合在一起的能力。

作者：Jake Chen； 執(zhí)行主編； 《電子系統(tǒng)設計》

RF SiP Methodology Kit目前支持大多數主要晶圓代工廠的大多數主流工藝技術，支持從原理圖到GDSII的完整流程(包括用于全系統(tǒng)仿真的參數背注)，支持SystemC和SystemVerilog，也可以利用Mathworks Mathlab的系統(tǒng)級鏈接接口進行ESL驗證。

RF SiP Methodology Kit提供了一種快速集成多個裸片的設計方法，從而提供了一種完整SoC實現的替代方法。Cadence RF Design Methodology Kit解決了將功放、PLL、VCO和濾波器放到單個SoC上的集成挑戰(zhàn)。

Cadence SiP解決方案可以與Cadence 主要的設計平臺無縫整合，如可以與Encounter整合實現裸片抽象級協(xié)同設計，與Virtuoso整合實現RF模塊設計，與Allegro整合實現封裝與電路板的協(xié)同設計以提供尺寸、成本和性能都更為優(yōu)化的終端產品。下一步Cadence將開發(fā)可把整個無線系統(tǒng)集成在一個SiP或SoC上的套件產品。

RF SiP Kit包括新的Cadence SiP RF產品和設計方法，它們可自動化和加速用于無線通信應用的RF SiP產品的整個設計流程。它也提供了基于802.11 b/g無線局域網設計的經過客戶驗證的SiP實現方法，這使得客戶能夠以很低的風險快速和順利地采用SiP設計技術。這個套件與Cadence之前發(fā)布的Cadence RF Design Methodology Kit一起拓展了Cadence在無線RF設計領域的產品線。目前Freescale和Jazz半導體公司已經在采用該套件開發(fā)RF產品。