共2 條記錄, 每頁顯示 10 條, 頁簽:
[1]
[瀏覽完整版]
標題：arm的stackup設計討論
1樓
wangxinxin 發表于：2010-11-18 13:38:34現在做一塊arm（PXA310）的板子，里面有要求比較多的阻抗控制，DDR, USB, bluetooth，還有一根天線
3 ]. {9 {2 C3 @9 @/ C
8層板，top/gnd/in1/vcc/gnd/in2/vcc1/bottom（個人想法，歡迎拍磚，當然也是參考比較典型的8層stackup）; P5 m% Q& V7 X" E# K4 k8 H/ B
. |) d0 s( a8 A) ? b- e
Guideline要求DDR的microstrip 阻抗控制在90 ohm, stripline阻抗控制在60 ohm，給出的線寬為3/4，姑且不去討論制造工藝，一條net表層和內層的阻抗不一致肯定是不允許的，是我理解錯誤，還是guideline有問題呢，下面是guideline的stackup，注意是6層板的，表層的線都沒有參考層面了，如何做阻抗控制，有圖為證
現在認為guideline是不靠譜的，需要自己做一個stackup,綜合USB差分阻抗90 Ohm，（單線也就大概40多吧），DDR的不靠譜的阻抗控制，應該如何設計stackup呢。以前沒有做過類似工作，請教一下做stackup的基本流程，或者是一個大致的思路，具體的計算我再慢慢來。7 b, G8 J1 k i4 n9 m
電源阻抗有計算方法嗎，還是說依靠經驗做完了再做仿真沒問題就OK& e' M# I# s( _" F
3 ]. {9 {2 C3 @9 @/ C
8層板，top/gnd/in1/vcc/gnd/in2/vcc1/bottom（個人想法，歡迎拍磚，當然也是參考比較典型的8層stackup）; P5 m% Q& V7 X" E# K4 k8 H/ B
. |) d0 s( a8 A) ? b- e
Guideline要求DDR的microstrip 阻抗控制在90 ohm, stripline阻抗控制在60 ohm，給出的線寬為3/4，姑且不去討論制造工藝，一條net表層和內層的阻抗不一致肯定是不允許的，是我理解錯誤，還是guideline有問題呢，下面是guideline的stackup，注意是6層板的，表層的線都沒有參考層面了，如何做阻抗控制，有圖為證
2010-5-8 02:46 上傳
下載附件
(43.58 KB)
現在認為guideline是不靠譜的，需要自己做一個stackup,綜合USB差分阻抗90 Ohm，（單線也就大概40多吧），DDR的不靠譜的阻抗控制，應該如何設計stackup呢。以前沒有做過類似工作，請教一下做stackup的基本流程，或者是一個大致的思路，具體的計算我再慢慢來。7 b, G8 J1 k i4 n9 m
電源阻抗有計算方法嗎，還是說依靠經驗做完了再做仿真沒問題就OK& e' M# I# s( _" F
共2 條記錄, 每頁顯示 10 條, 頁簽:
[1]